ㅇ Deep learning accelerator hardware RTL 검증이 주 업무 입니다. ㅇ Accelerator 내 각각의 function block을 interface specification 기반으로 검증을 수행하고, accelerator 시스템 전체를 다양한 응용을 기반으로 검증합니다. ㅇ 각 block 및 전체 architecture의 이해가 필요하고, architect 그리고 RTL designer들과 원활한 communication이 필요합니다. ㅇ 충분한 function 검증 coverage를 위해 전체 시스템의 FPGA 기반 검증을 수행합니다. ㅇ 제한된 짧은 시간에 최대한 검증 coverage 를 높여야 하고, 문제점 발견 시 bug를 pinpointing 할 수 있는 능력이 필요합니다.
[자격요건] ㅇ 총 보유경력 : 2년이상 ㅇ 학력/전공 : 학력무관/전공무관 ㅇ 다수 칩 설계/검증 및 양산 경험 ㅇ ASIC 개발 flow 전체의 이해 및 경험 ㅇ Programming Language: Verilog, SystemVerilog, SystemC, UVM, C/C++
|
