업무

- VHDL or Verilog(VHDL 선호)기반의 디지털 로직(RTL) 설계

- Xilinx Vivado 개발 환경

- Test Bench 작성 및 ModelSim, ISim등 Simulation

- 영상처리 개발 경험(ToF 카메라 개발)

- 현재 능력보다 앞으로의 발전에 가능성 중시

요건

1. 학력 : 관련 학과(컴퓨터공학) 학사졸업자 이상

2. 경력(업계경력) : 1 ~ 10년정도의 경력(그 이상도 가능)

우대사항